對于數(shù)字系統(tǒng)設(shè)計工程師來說，時序分析是高速昆山PCB設(shè)計中的重要內(nèi)容。尤其是隨著百兆總線的出現(xiàn)，信號邊沿速率達到皮秒級后，系統(tǒng)性能更取決于前端設(shè)計，要求在設(shè)計之初必須進行精確的時序分析和計算。時序分析和信號完整性密不可分，好的信號質(zhì)量是確保時序關(guān)系的關(guān)鍵。由于反射、串?dāng)_等現(xiàn)象造成的信號質(zhì)量問題都很可能帶來時序的偏移和紊亂，我們設(shè)計時必須把二者必須結(jié)合起來考慮。